当前位置：首页
> 正文
如何用verilog编写一个用ad9854产生点频信号的程序
作者：小兔兔发布时间：2023-03-02浏览：453
RAM对于FPGA来说是一段专门的资源，你用寄存器组去实现就太浪费了吧 数量小的还凑合
可以用两个RAM, 输入存到两个RAM里, 大部分控制信号都是相同的，只不过输出地址不同而已 实现来说也不难 .
还有也可以用FIFO做啊 , 前一个输出是后一个输入, 在结点处输出 不过这个要看取的数据有没有规律性适合FIFO去做.
声明：部分资源转载自互联网，转载目的在于传递更多知识，并不代表本网赞同其观点和对其真实性负责。如有侵权或者知识有谬误之处，麻烦通知删除，谢谢！联系方式: zzsla2022#163.com
